假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（）。

试卷相关题目

• 1假定用若干个2Kx4位芯片组成一个8Kx8位的存储器，则地址0B1FH所在芯片的最小地址是（）。

  A.0000H

  B.0600H

  C.0700H

  D.0800H

  开始考试点击查看答案
• 2磁表面存储器不具备的特点是（）。

  A.存储密度高

  B.可脱机保存

  C.速度快

  D.容量大

  开始考试点击查看答案
• 3中断允许触发器用来（）。

  A.表示外设是否提出了中断请求

  B.CPU是否响应了中断请求

  C.CPU是否在进行中断处理

  D.开放或关闭可屏蔽硬中断

  开始考试点击查看答案
• 4在单机系统中，多总线结构的计算机的总线系统一輯由（）组成。.

  A.系统总线、内存总线和I/O总线

  B.数据总线、地址总线和控制总线

  C.内部总线、系统总线和I/O总线

  D.ISA总线、VESA总线和PCI总线

  开始考试点击查看答案
• 5就微命令的编码方式而言，若微操作命令的个数已确定，则（）。

  A.直接表示法比编码表示法的微指令字长短

  B.编码表示法比直接表示法的微指令字长短

  C.编码表示法与直接表示法的微指令字长相等

  D.编码表示法与直接表示法的微指令字长大小关系不确定

  开始考试点击查看答案
• 6某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是（）。

  A.90ns

  B.80nsC,70nsD.60ns

  开始考试点击查看答案
• 7下列存储器中，汇编语言程序员可见的是（）。

  A.存储器地址寄存器（MAR）

  B.程序计数器（PC）

  C.存储器数据寄存器（MDR）

  D.指令寄存器（IR）

  开始考试点击查看答案
• 8假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（）。

  A.10MB/s

  B.20MB/S

  C.40MB/s

  D.80MB/S

  开始考试点击查看答案
• 9CRT的分辨率为1024x1024像素，像素的颜色数为256,则刷新存储器的容量是（）。

  A.256KB

  B.512KB

  C.1MB

  D.8MB

  开始考试点击查看答案
• 10同步控制常用于（）作为其主要控制方式。

  A.在速度差异比较大的器件之间

  B.微型机的CPU控制中

  C.组合逻辑控制的CPU中

  D.在速度基本匹配的高速器件之间

  开始考试点击查看答案